

## Оглавление

Список принятых сокращений.....	3
Введение.....	4
1 Анализ методов повышения достоверности функционирования систем управления и обработки информации.....	6
1.1 ЭВМ в системах управления и обработки информации.....	6
1.2 Основные понятия и принятые допущения.....	12
1.3 Исследование причин отказов и сбоев устройств обработки информации.....	16
1.4 Анализ методов обнаружения ошибок АЛУ процессоров.....	24
2 Обнаружение ошибок в устройствах хранения информации.....	45
2.1 Обнаружение одиночных и двойных ошибок на основе линейного кода рациональным выбором контрольных проверок.....	45
2.2 Метод контроля информации с двумя основными контрольными разрядами.....	52
2.3 Модифицированный линейный код с двумя основными контрольными разрядами.....	56
2.4 Правила рационального выбора дополнительных проверок.....	61
2.5 Функциональная модель устройства хранения информации повышенной достоверности функционирования.....	65
2.6 Расчет аппаратных и временных затрат при использовании метода обнаружения ошибок с двумя основными контрольными разрядами.....	68
2.7 Сравнительная оценка аппаратных и временных затрат при использовании предлагаемого метода контроля информации с существующими методами обнаружения ошибок.....	69
2.8 Сравнительная оценка достоверности функционирования устройства хранения информации	

при использовании предлагаемого метода контроля информации и существующих методов обнаружения ошибок.....	78
2.9 Контроль по mod2 с обнаружением четных ошибок.....	81
3 Обнаружение ошибок арифметико-логического устройства процессора.....	88
3.1 Метод кодирования информации для обнаружения ошибок при выполнении арифметических операций.....	88
3.2 Метод кодирования информации для обнаружения ошибок при выполнении логических операций.....	89
3.3 Функциональная модель процессора повышенной достоверности функционирования.....	96
4 Тестово-кодовый метод коррекции ошибок устройств хранения информации.....	113
4.1 Основные теоретические положения.....	113
4.2 Правила формирования значений вектора ошибки.....	115
4.3 Правила формирования значений поправки.....	116
4.4 Структурная схема отказоустойчивого ОЗУ.....	121
4.5 Функциональная модель ОЗУ с коррекцией кратных ошибок.....	125
4.6 Оценка аппаратных затрат отказоустойчивого ОЗУ с тестово-кодовой коррекцией кратных ошибок.....	133
4.7 Оценка достоверности функционирования отказоустойчивого ОЗУ с коррекцией кратных ошибок.....	136
5 Итеративно-кодовая коррекция ошибок в устройствах хранения информации.....	142
5.1 Коррекция ошибок заданной кратности.....	142
5.2 Модифицированные итеративные коды повышенной обнаруживающей и корректирующей способности.....	149
5.3 Алгоритм декодирования.....	152

5.4 Программная модель функционально-кодовой защиты устройства хранения информации.....	155
5.5 Значения синдромов корректируемых ошибок для первого метода кодирования информации.....	163
5.6 Выбор метода построения итеративного кода для обнаружения и коррекции ошибок в устройствах хранения информации .....	169
5.6.1 Оценка аппаратурных затрат на реализацию предлагаемых методов кодирования.....	169
5.6.2 Оценка достоверности функционирования отказоустойчивого запоминающего устройства.....	174
5.6.3 Оценка влияния кратности корректируемой ошибки на аппаратурные затраты.....	174
5.6.4 Сравнительная оценка аппаратурных затрат при реализации предлагаемых методов кодирования информации.....	178
5.6.5 Сравнительная оценка достоверности функционирования при реализации предлагаемых методов кодирования информации.....	180
5.6.6 Сравнительная оценка достоверности функционирования от числа информационных разрядов.....	181
5.7 Функциональная модель отказоустойчивого устройства хранения информации повышенной достоверности функционирования.....	182
5.8 Сравнительная оценка достоверности функционирования предлагаемого метода обеспечения отказоустойчивости с существующими методами.....	187
6 Итеративно-кодовая коррекция ошибок арифметико-логического устройства процессора.....	191
6.1 Теоретические положения итеративно- кодового метода коррекция ошибок арифметических операций.....	191
6.2 Метод итеративно-кодовой коррекции ошибок логических операций.....	196
6.2.1 Правила формирования контрольных разрядов для коррекции ошибок при выполнении	

операции сложения по mod 2.....	196
6.2.2 Правила формирования контрольных разрядов для коррекции ошибок при выполнении операции сдвига.....	196
6.2.3 Правила формирования контрольных разрядов для коррекции ошибок при выполнении логической операции ИЛИ.....	199
6.2.4 Правила формирования контрольных разрядов для коррекции ошибок при выполнении логической операции И.....	200
6.2.5 Правила формирования контрольных разрядов для коррекции ошибок при выполнении логической операции НЕ.....	201
6.3 Программное обеспечение для экспериментального образца отказоустойчивого АЛУ.....	203
6.4 Программная реализация модифицированного итеративного кода на языке VHDL .....	209
6.5 Программная модель отказоустойчивого АЛУ.....	214
7 Коррекции байтовых ошибок в каналах передачи данных.....	226
7.1 Анализ методов коррекции байтовых ошибок.....	226
7.2 Метод коррекции одиночных байтов ошибок с аддитивным формированием вектора ошибки.....	230
7.3 Программа генерации синдромов ошибок.....	235
7.4 Метод коррекции ошибок в заданном числе байтов информации.....	249
7.5 Сравнительная оценка помехоустойчивого кодирования устройств передачи данных.....	256
7.5.1 Выбор показателей эффективности помехоустойчивого кодирования каналов передачи данных.....	256
7.5.2 Функциональная модель высокоскоростного отказоустойчивого интерфейса передачи данных...	259
7.6 Сравнительная оценка аппаратурных и временных затрат на повышение помехоустойчивости каналов передачи данных.....	269
7.6.1 Оценка аппаратурных затрат при технической реализации метода коррекции одиночных бай-	

тов ошибок с аддитивным формированием вектора ошибки.....	269
7.6.2 Оценка аппаратурных затрат на реализацию метода коррекции ошибок в заданном числе байтов информации.....	273
7.6.3 Оценка аппаратурных затрат на реализацию кода Файра (120,108).....	275
7.6.4 Оценка аппаратурных затрат на реализацию кода Ивадари.....	278
7.6.5 Оценка аппаратурных затрат на реализацию кода Рида-Соломона.....	281
7.6.6 Сравнительная оценка временных затрат при реализации предлагаемых методов кодирования информации с существующими методами.....	283
7.6.7 Сравнительная оценка энергетического выигрыша при кодировании канала передачи данных предлагаемыми и существующими методами коррекции байтовых ошибок.....	284
Список литературы.....	289